# 10/537454

PCT/JP03/15652 /すこ

## 日本国特許庁 JAPAN PATENT OFFICE

07. 1. 2004

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2002年12月 6日

出 願 番 号 Application Number:

特願2002-356044

[ST. 10/C]:

[JP2002-356044]

RECEIVED 0 3 FEB 2004

WIPO PCT

出 願 人
Applicant(s):

NECアクセステクニカ株式会社

### PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

特許庁長官 Commissioner, Japan Patent Office 2003年12月24日

今井康



Best Available Copy

【書類名】

特許願

【整理番号】

01703365

【提出日】

平成14年12月 6日

【あて先】

特許庁長官殿

【国際特許分類】

G09G 01/16

H04N 07/14

【発明者】

【住所又は居所】

静岡県掛川市下俣800番地 エヌイーシーアクセステ

クニカ株式会社内

【氏名】

柴山 博昭

【特許出願人】

【識別番号】

000197366

【氏名又は名称】 エヌイーシーアクセステクニカ株式会社

【代理人】

【識別番号】

100099830

【弁理士】

【氏名又は名称】

西村 征生

【電話番号】

048-825-8201

【手数料の表示】

【予納台帳番号】

038106

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9907854

【プルーフの要否】



【書類名】 明細書

【発明の名称】 カメラ付き携帯端末

【特許請求の範囲】

【請求項1】 カメラモジュールと、制御部と、表示部と、前記カメラモジュールと前記制御部及び前記表示部との間に設けられたインタフェース部とを備え、

前記カメラモジュールは、記録解像度が第1の画素数であり、撮影された画像に対応した第1の形式の映像信号を出力するカメラセンサと、前記映像信号に画像処理を施すデジタル・シグナル・プロセッサと、外部メモリとを有し、

前記デジタル・シグナル・プロセッサは、前記映像信号を第1の画像データに変換するアナログ・デジタル変換器と、内部メモリと、前記第1の画像データを第2の画像データに圧縮符号化処理するエンコーダと、前記第1の画像データを第2の画素数を有する第3の画像データにリサイズ化するリサイズ処理部と、前記第3の画像データを第2の形式の第4の画像データに変換するフォーマット変換部とを有し、前記第4の画像データを前記表示部にカメラファインダ用に表示するために第1のバスを介して前記インタフェース部に供給し、

デジタルカメラモードでは、前記デジタル・シグナル・プロセッサにおいて、前記第1の画像データが前記外部メモリに一旦バッファリングされた後、前記リサイズ処理部及び前記フォーマット変換部において処理が行われていない空き時間に、前記エンコーダが前記内部メモリをバッファとして、前記外部メモリから読み出される前記第1の画像データを時分割で前記第2の画像データに圧縮符号化処理した後、前記外部メモリに記憶し、前記制御部は、必要に応じて前記外部メモリに記憶された前記第2の画像データを第2のバス及び前記インタフェース部を介して取り込み、

モバイルカメラモードでは、前記外部メモリの電源がオフされ、前記デジタル・シグナル・プロセッサにおいて、前記第1の画像データが前記内部メモリに一旦バッファリングされた後、前記空き時間に、前記エンコーダが前記内部メモリをバッファとして、前記内部メモリから読み出される前記第1の画像データを時分割で前記第2の画像データに圧縮符号化処理した後、前記内部メモリに記憶し



、前記制御部は、必要に応じて前記内部メモリに記憶された前記第2の画像データを第2のバス及び前記インタフェース部を介して取り込むことを特徴とするカメラ付き携帯端末。

【請求項2】 前記デジタルカメラモードでは、前記外部メモリを複数のバッファリング構成とすることを特徴とする請求項1記載のカメラ付き携帯端末。

【請求項3】 前記デジタルカメラモード及び前記モバイルカメラモードでは、前記リサイズ処理部及び前記フォーマット変換部において3フレーム分の画像を処理している期間の空き時間に、前記エンコーダが1フレーム分の画像を圧縮符号化処理をすることを特徴とする請求項1又は2記載のカメラ付き携帯端末。

【請求項4】 前記デジタルカメラモード及び前記モバイルカメラモードでは、静止画像を連続して撮影する連写が要求された場合には、前記デジタル・シグナル・プロセッサにおいて、前記制御部があるフレームの前記第2の画像データを取り込んでいる間に、次のフレームの前記第2の画像データの前記外部メモリへのバッファリングが開始されることを特徴とする請求項1乃至3のいずれか1に記載のカメラ付き携帯端末。

【請求項5】 前記デジタルカメラモードでは、動画像データを処理する場合には、前記デジタル・シグナル・プロセッサにおいて、一旦前記外部メモリに複数フレームごとに記憶された前記第1の画像データが順次読み出され、前記エンコーダにより圧縮符号化処理された前記第2の画像データが順次前記外部メモリに記憶され、前記圧縮符号化処理が終了すると、前記第2の画像データのキーフレームごとに圧縮符号化処理が終了した旨が前記インタフェース部及び前記制御部に通知されることを特徴とする請求項1乃至3のいずれか1に記載のカメラ付き携帯端末。

【請求項6】 前記デジタルカメラモードでは、動画像データを処理する場合には、前記デジタル・シグナル・プロセッサにおいて、前記カメラモジュールと前記インタフェース部との間に、前記動画像データをストリーム・データとして前記インタフェース部に供給する専用バスを設け、前記制御部が要求した際に前記第2の画像データを供給するストリーミング供給モードを有することを特徴



とする請求項1乃至3のいずれか1に記載のカメラ付き携帯端末。

【請求項7】 前記インタフェース部は、前記動画像データを取り込むための先入れ先出しメモリを有することを特徴とする請求項6記載のカメラ付き携帯端末。

### 【発明の詳細な説明】

[0001]

### 【発明の属する技術分野】

この発明は、カメラ付き携帯端末に関し、詳しくは、付属のカメラによる撮影で得られた画像データを処理して表示部に表示したり、電子メールに添付して送信する機能を有するカメラ付き携帯端末に関する。

[0002]

### 【従来の技術】


図8は従来のカメラ付き携帯端末の要部構成例を示すブロック図である。ここで、携帯端末とは、携帯電話及び簡易型携帯電話(PHS:Personal Handy-phone System)の総称である。

この例のカメラ付き携帯端末は、カメラモジュール1と、インタフェース2と、CPU(中央処理装置)3と、メイン液晶パネル4と、サブ液晶パネル5とを有している。

### [0003]

カメラモジュール1は、カメラセンサ11と、デジタル・シグナル・プロセッサ (DSP) 12とを有している。カメラセンサ11は、例えば、記録解像度1280×960画素のメガピクセル(100万画素)・CMOSセンサであり、DSP12から供給される約48MHzの周波数を有するクロックCK<sub>1</sub>に基づいて、アナログの映像赤信号、映像緑信号、映像青信号からなるアナログの映像信号SPを出力する。

カメラセンサ11は、図9に示すように、行方向に所定間隔で設けられた960本の水平走査線13と列方向に所定間隔で設けられた1280本の垂直走査線14との交点を画素とし、各画素ごとに、フォトダイオード15と、対応するフォトダイオード15の出力電流を増幅するアンプ16とが配列されている。また



### [0004]

DSP12は、クロック発生ブロック (CGB: Clock Generating Block) 31と、アナログ・デジタル変換器 (ADC: Analog Digital Convertor) 3 2と、フォーマット変換ブロック(FTB: Format Transforming Block) 33 とを有している。CGB31は、インタフェースLSI2から供給される約24 MHzの周波数を有するクロック  $CK_0$  に基づいて約 48MHz の周波数を有す るクロック $CK_1$ を発生してカメラセンサ11に供給する。ADC32は、カメ ラセンサ11から供給されるアナログの映像赤信号、映像緑信号、映像青信号か らなるアナログの映像信号SPを1画素8ビットのデジタルの赤データR、緑デ ータG、青データBからなるデジタルの画像データに変換してFTB33に供給 する。FTB33は、RGB形式の画像データである赤データR、緑データG、 青データBをYUV形式の画像データである輝度データY、輝度データYと赤デ ータRとの色差データU、輝度データYと青データBとの色差データVからなる 画像データDPに変換して8ビット幅のバス34を介してインタフェースLSI 2に供給する。この例では、画像データDPは、輝度データYが4ビット、色差 データU及びVが各々2ビットの計8ビットである。以下に、赤データR、緑デ ータG、青データBと、輝度データY、差データU及びVとの一般的な変換式を



 $Y = R \times 0$ . 299+G×0. 587+B×0. 114...(1)

 $U=0.654\times(B-Y)+128=-R\times0.168-G\times0.331+B$ ×0.500+128...(2)

V = 0. 7 1 3×(R-Y)+1 2 8=R×0. 5 0 0-G×0. 4 1 9-B× 0. 0 8 1+1 2 8... (3)

### [0005]

インタフェースLSI2は、リサイズ処理ブロック(RSPB: Resize Proc eeding Block) 4 1 と、エンコーダ・デコーダ4 2 と、FIFO(First in Fir st out)メモリ4 3 と、アービタ4 4 と、メモリ4 5 と、2DG(Dimension Gr aphics)エンジン4 6 と、FIFOメモリ4 7 と、インタフェース4 8 及び4 9 とを有している。RSPB 4 1 は、カメラセンサ1 1 により撮影された1 画素当たり8ビット、1 フレームで1 2 8 0 × 9 6 0 画素の画像データDPを、QVGA(quater video graphics array)と呼ばれ、解像度が3 2 0 × 2 4 0 画素であるメイン液晶パネル4 又はサブ液晶パネル5 に表示するために、1 画素当たり8ビット、1 フレームで3 2 0 × 2 4 0 画素のYUV形式の画像データDPRにリサイズ化処理を行った後、エンコーダ・デコーダ4 2 及びFIFOメモリ4 3 に供給する。

#### [0006]

エンコーダ・デコーダ42は、RSPB41から供給されるYUV形式の画像データDPRをJPEG(joint photographic experts group)形式の画像データDPJ1に圧縮符号化処理してFIFOメモリ43に記憶するとともに、FIFOメモリ43から供給されるJPEG形式の画像データDPJ1をYUV形式の画像データDPJ2に伸張復号化処理してFIFOメモリ45に記憶する。ここで、JPEG形式とは、カラー静止画像の符号化方式の標準化を進めている国際標準化機構(ISO;International Organization for Standerdization)と国際電気通信連合の電気通信標準化部門(ITU-T;International Telecommunication Union-Telecommunication Standardization Sector)との合同組織で標準化された静止画像の圧縮・伸張方式を用いた画像ファイルの形式をいう。



### [0007]


FIFOメモリ43は、あるクロックに同期して、RSPB41から供給される画像データDPR又はエンコーダ・デコーダ42から供給される画像データDPJ1を先入れで内部に記憶するとともに、上記クロックとは非同期の別個のクロックに同期して内部に記憶された画像データDPR又は画像データDPJ1を先出しで読み出し、アービタ44又はエンコーダ・デコーダ42に供給する。アービタ44は、インタフェース49により制御され、RSPB41、エンコーダ・デコーダ42、2DGエンジン46、インタフェース48又は49(これらを総称するときはデバイスという)からのメモリ45に対する画像データの書き込み要求又は読み出し要求を管理・調停する。メモリ45は、225キロバイトの記憶容量を有し、アービタ44により許可されたデバイスからの画像データが書き込まれるとともに、書き込まれたデータが読み出される。

### [0008]

2 D Gエンジン46は、アービタ44の許可に基づいてメモリ45から読み出した画像データに対して、ビットマップの処理、直線や曲線の描画、塗りつぶしなどの処理など、2次元的な描画処理を行う。FIFOメモリ47は、あるクロックに同期して、アービタ44から供給される画像データを先入れで内部に記憶するとともに、上記クロックとは非同期の別個のクロックに同期して内部に記憶された画像データを先出しで読み出し、インタフェース48に供給する。インタフェース48は、インタフェース49により制御され、第1チップセレクト信号CS1をメイン液晶パネル4に供給してメイン液晶パネル4を活性化させつつ、アービタ44の許可に基づいてメモリ45から読み出しFIFOメモリ47を経た画像データをメイン液晶パネル4に供給してサブ液晶パネル5を活性化させつつ、アービタ44の許可に基づいてメモリ45から読み出しFIFOメモリ47を経た画像データをサブ液晶パネル5に供給してサブ液晶パネル5を活性化させつつ、アービタ44の許可に基づいてメモリ45から読み出しFIFOメモリ47を経た画像データをサブ液晶パネル5に供給する。インタフェース49は、アービタ44及びインタフェース48を制御する。

### [0009]

CPU3は、図示せぬプログラムメモリに記憶されたプログラムを実行してカ



なお、先行技術調査を実施した限りでは、上述した従来技術の内容が具体的に記載された文献に関する情報は得られなかったが、従来のカメラ付き携帯端末における画像処理については、本出願人が先に提案した特願2002-035136号に開示されている。

### [0010]

### 【発明が解決しようとする課題】

ところで、上記した従来のカメラ付き携帯端末においては、カメラモジュール 1からバス34を介してインタフェースLSI2供給される画像データDPのデータ量は、1フレーム当たり1280×960画素であり、1画素8ビットであるから、2,457,600バイトとなるため、インタフェースLSI2におけるデータ処理時間が長くなってしまう。そこで、データ処理時間を短縮するためにインタフェースLSI2で用いるクロックの周波数を高くすることが考えられるが、このクロックの周波数を高くすると、消費電流が多くなるため、バッテリを電源として用いる携帯端末ではバッテリの寿命が短くなり不都合である。また、インタフェースLSI2で用いるクロックの周波数を高くすると、無線信号を処理する無線制御部で用いるクロックにノイズ等の悪影響を与えてしまう場合がある。

### [0011]

また、上記した従来のカメラ付き携帯端末においては、インタフェースLSI 2においてほとんどの画像処理を行っているが、近年のメガピクセル化によりイ



ンタフェースLSI2を構成し、これらの画像処理に用いられるメモリ45の必要とする記憶容量がますます増加する傾向がある。そこで、メモリ45をSRAMで構成することが考えられるが、インタフェースLSI2内部にSRAMを形成すると、チップ面積が大きくなるため、インタフェースLSI2の価格、ひいてはカメラ付き携帯端末の価格が上昇してしまう。

### [0012]

この発明は、上述の事情に鑑みてなされたもので、低い周波数のクロック及び記憶容量の少ないメモリを用いても短いデータ処理時間でカメラから供給される高画素の画像データを処理することができるカメラ付き携帯端末を提供することを目的としている。

### [0013]

### 【課題を解決するための手段】

上記課題を解決するために、請求項1記載の発明に係るカメラ付き携帯端末は 、カメラモジュールと、制御部と、表示部と、上記カメラモジュールと上記制御 部及び上記表示部との間に設けられたインタフェース部とを備え、上記カメラモ ジュールは、記録解像度が第1の画素数であり、撮影された画像に対応した第1 の形式の映像信号を出力するカメラセンサと、上記映像信号に画像処理を施すデ ジタル・シグナル・プロセッサと、外部メモリとを有し、上記デジタル・シグナ ル・プロセッサは、上記映像信号を第1の画像データに変換するアナログ・デジ タル変換器と、内部メモリと、上記第1の画像データを第2の画像データに圧縮 符号化処理するエンコーダと、上記第1の画像データを第2の画素数を有する第 3の画像データにリサイズ化するリサイズ処理部と、上記第3の画像データを第 2の形式の第4の画像データに変換するフォーマット変換部とを有し、上記第4 の画像データを上記表示部にカメラファインダ用に表示するために第1のバスを 介して上記インタフェース部に供給し、デジタルカメラモードでは、上記デジタ ル・シグナル・プロセッサにおいて、上記第1の画像データが上記外部メモリに 一旦バッファリングされた後、上記リサイズ処理部及び上記フォーマット変換部 において処理が行われていない空き時間に、上記エンコーダが上記内部メモリを バッファとして、上記外部メモリから読み出される上記第1の画像データを時分



割で上記第2の画像データに圧縮符号化処理した後、上記外部メモリに記憶し、上記制御部は、必要に応じて上記外部メモリに記憶された上記第2の画像データを第2のバス及び上記インタフェース部を介して取り込み、モバイルカメラモードでは、上記外部メモリの電源がオフされ、上記デジタル・シグナル・プロセッサにおいて、上記第1の画像データが上記内部メモリに一旦バッファリングされた後、上記空き時間に、上記エンコーダが上記内部メモリをバッファとして、上記内部メモリから読み出される上記第1の画像データを時分割で上記第2の画像データに圧縮符号化処理した後、上記内部メモリに記憶し、上記制御部は、必要に応じて上記内部メモリに記憶された上記第2の画像データを第2のバス及び上記インタフェース部を介して取り込むことを特徴としている。

#### [0014]

また、請求項2記載の発明は、請求項1記載のカメラ付き携帯端末に係り、上記デジタルカメラモードでは、上記外部メモリを複数のバッファリング構成とすることを特徴としている。

### [0015]

また、請求項3記載の発明は、請求項1又は2記載のカメラ付き携帯端末に係り、上記デジタルカメラモード及び上記モバイルカメラモードでは、上記リサイズ処理部及び上記フォーマット変換部において3フレーム分の画像を処理している期間の空き時間に、上記エンコーダが1フレーム分の画像を圧縮符号化処理をすることを特徴としている。

#### [0016]

また、請求項4記載の発明は、請求項1乃至3のいずれか1に記載のカメラ付き携帯端末に係り、上記デジタルカメラモード及び上記モバイルカメラモードでは、静止画像を連続して撮影する連写が要求された場合には、上記デジタル・シグナル・プロセッサにおいて、上記制御部があるフレームの上記第2の画像データを取り込んでいる間に、次のフレームの上記第2の画像データの上記外部メモリへのバッファリングが開始されることを特徴としている。

#### [0017]

また、請求項5記載の発明は、請求項1乃至3のいずれか1に記載のカメラ付



き携帯端末に係り、上記デジタルカメラモードでは、動画像データを処理する場合には、上記デジタル・シグナル・プロセッサにおいて、一旦上記外部メモリに複数フレームごとに記憶された上記第1の画像データが順次読み出され、上記エンコーダにより圧縮符号化処理された上記第2の画像データが順次上記外部メモリに記憶され、上記圧縮符号化処理が終了すると、上記第2の画像データのキーフレームごとに圧縮符号化処理が終了した旨が上記インタフェース部及び上記制御部に通知されることを特徴としている。

### [0018]

また、請求項6記載の発明は、請求項1乃至3のいずれか1に記載のカメラ付き携帯端末に係り、上記デジタルカメラモードでは、動画像データを処理する場合には、上記デジタル・シグナル・プロセッサにおいて、上記カメラモジュールと上記インタフェース部との間に、上記動画像データをストリーム・データとして上記インタフェース部に供給する専用バスを設け、上記制御部が要求した際に上記第2の画像データを供給するストリーミング供給モードを有することを特徴としている。

### [0019]

また、請求項7記載の発明は、請求項6記載のカメラ付き携帯端末に係り、上記インタフェース部は、上記動画像データを取り込むための先入れ先出しメモリを有することを特徴としている。

### [0020]


### 【発明の実施の形態】

以下、図面を参照して、この発明の実施の形態について説明する。説明は、実 施例を用いて具体的に行う。

図1は、この発明の一実施例であるカメラ付き携帯端末の要部構成を示すプロック図である。

この例のカメラ付き携帯端末は、カメラモジュール51と、インタフェース52と、CPU53と、メイン液晶パネル54と、サブ液晶パネル55とを有している。

#### [0021]



### [0022]

DSP62は、図2に示すように、ADC71と、調整回路72と、外部RAMコントローラ73と、エンコーダ74と、内部RAM75と、RSPB76と、FTB77とを有している。DSP62は、動作モードに応じてインタフェースLSI52から供給される、約12MHzの周波数を有するクロック、約24MHzの周波数を有するクロック、あるいは約48MHzの周波数を有するクロックに基づいて動作する。ADC71は、カメラセンサ51から供給されるアナログの映像赤信号、映像緑信号、映像青信号からなるアナログの映像信号SPを1画素8ビットのデジタルの赤データR、緑データG、青データBからなるデジタルの画像データDP0に変換して調整回路72に供給する。

### [0023]

調整回路72は、画像データDP0に対してホワイトバランスや露光ゲイン調整などの画像処理を施した後、画像処理後の画像データを画像データDP1として外部RAMコントローラ73及びRSPB76に供給する。外部RAMコントローラ73は、画像データDP1を外部RAM63に一旦記憶するとともに、読み出してエンコーダ74やインタフェースLSI52に供給する。エンコーダ74は、内部RAM75を圧縮符号化処理バッファとして用いて、外部RAMコントローラ73の制御の下に外部RAM63から読み出される画像データDP1をJPEG形式の画像データDP2に圧縮符号化処理した後、画像データDP2を外部RAM63に記憶する。内部RAM75は、80キロバイトの記憶容量を有し、上記した圧縮符号化処理等の各種の処理の際にバッファとして用いられる。なお、JPEG形式の画像データDP2は、外部RAMコントローラ73の制御



の下、外部RAM63から読み出され、シリアルバス78を介してインタフェースLSI52に供給される。シリアルバス78は、インタフェースLSI52から供給されるカメラによる撮像のタイミングを通知する撮像タイミング通知信号STMのトリガにより動作を開始する。

### [0024]

RSPB76は、内部RAM75を用いて、1画素当たり8ビット、1フレームで1280×960画素の画像データDP1を1画素当たり8ビット、1フレームで320×240画素の画像データDP3にリサイズ化処理を行った後、画像データDP3をFTB77に供給する。FTB77は、RGB形式(第1の形式)の画像データである赤データR、緑データG、青データBからなる画像データDP3をYUV形式(第2の形式)の画像データである輝度データY、色差データU、色差データVからなる画像データDP4に変換して16ビット幅のバス79を介してインタフェースLSI52に供給する。

### [0025]

図1に示す外部RAM63は、例えば、4メガバイトの記憶容量を有し、同期型DRAMのような、1メモリセル当たりの回路要素が少ないためにチップサイズが小さくて大容量であり、高速動作可能でかつ安価なメモリである。この外部RAM63は、後述するデジタルカメラモード時にはRGB形式の画像データをバッファリングするバッファの役目を果たすが、後述するモバイルカメラモード時には電源をオフすることができる機能を有している。

### [0026]

インタフェースLSI52は、約48MHzのクロックにより動作するものであり、レジスタ80と、FIFOメモリ81と、アービタ82と、メモリ83と、デコーダ84と、2DGエンジン85と、3DGエンジン86と、FIFOメモリ87と、インタフェース88及び89とを有している。レジスタ80には、カメラモジュール51から供給される画像データDP2が一時保持される。FIFOメモリ81は、あるクロックに同期して、カメラモジュール51から供給される画像データDP2又は画像データDP4を先入れで内部に記憶するとともに、上記クロックとは非同期の別個のクロックに同期して内部に記憶された画像デ



ータ $D_{P2}$ 又は画像データ $D_{P4}$ を先出しで読み出し、アービタ82を介してメモリ83又はデコーダ84に供給する。

### [0027]

アービタ82は、インタフェース89により制御され、FIFOメモリ81、デコーダ84、2DGエンジン85、3DGエンジン86、インタフェース88 又は89(これらを総称するときはデバイスという)からのメモリ83に対する 画像データの書き込み要求又は読み出し要求を管理・調停する。メモリ83は、 320キロバイトの記憶容量を有し、アービタ82により許可されたデバイスか らの画像データが書き込まれるとともに、書き込まれたデータが読み出される。

### [0028]

デコーダ84は、アービタ82の許可に基づいてメモリ83から読み出され、アービタ82を介して供給されるJPEG形式の画像データをYUV形式の画像データに伸張復号化処理してアービタ82を介してメモリ83に記憶する。2DGエンジン85は、アービタ82の許可に基づいてメモリ83から読み出した画像データに対して、ビットマップの処理、直線や曲線の描画、塗りつぶしなどの処理など、2次元的な描画処理を行う。3DGエンジン86は、アービタ82の許可に基づいてメモリ83から読み出した画像データに対して、所定の3次元グラフィックス描画関数を用いて3次元的な描画処理を行う。

### [0029]

FIFOメモリ87は、あるクロックに同期して、メモリ83から読み出され、アービタ82から供給される画像データを先入れで内部に記憶するとともに、上記クロックとは非同期の別個のクロックに同期して内部に記憶された画像データを先出しで読み出し、インタフェース88に供給する。インタフェース88は、インタフェース89により制御され、第1チップセレクト信号 $CS_1$ をメイン液晶パネル54に供給してメイン液晶パネル54を活性化させつつ、アービタ82の許可に基づいてメモリ83から読み出し、FIFOメモリ87を経た画像データをメイン液晶パネル54に供給するとともに、第2チップセレクト信号 $CS_2$ をサブ液晶パネル55に供給してサブ液晶パネル55を活性化させつつ、アービタ82の許可に基づいてメモリ83から読み出し、FIFOメモリ87を経た



画像データをサブ液晶パネル55に供給する。インタフェース89は、アービタ82及びインタフェース88を制御する。


### [0030]

CPU53は、インタフェースLSI52とは32ビットの高速メモリバス90を介して接続され、図示せぬプログラムメモリに記憶されたプログラムを実行してカメラ付き携帯端末の各部を制御する。また、CPU53は、インタフェース89及びインタフェース88を介してメイン液晶パネル54及びサブ液晶パネル55は、表示画面画素が例えば、320×240画素であり、電池の電池残量情報やアンテナの感度情報等の携帯端末内部の情報、相手先の電話番号、電子メールの文章、相手先に送信する電子メールに添付する画像、相手先から送信された電子メールに添付された画像、WWW(World Wide Web)サーバの各種コンテンツ提供者から提供されるコンテンツを示す画像などが表示される。また、メイン液晶パネル54及びサブ液晶パネル55は、カメラモード時には、カメラファインダとして利用される他、撮影結果である画像が表示される。

### [0031]

次に、上記構成のカメラ付き携帯端末の動作のうち、カメラモードについて説明する。カメラモードには、モバイルカメラモードとデジタルカメラモードとがある。モバイルカメラモードとは、この例では320×240画素の小さいサイズの画像を撮影し保存するモードであり、撮影して得られた画像データを電子メールに添付したり、いわゆる壁紙に利用したするなど画像を手軽に楽しむことができる。デジタルカメラモードとは、この例では1280×960画素の大きいサイズの画像を撮影し保存するモードであり、撮影して得られた画像データはSD(Secure Digital)メモリカード(商標名)に保存し、SDメモリカードが使用可能なパーソナルコンピュータや携帯情報端末などにより高解像度の画像を楽しむことができる。また、デジタルカメラモードでは、撮影と同時に得られた画像データをモバイルカメラモードと同じサイズの小さな画像(サムネイル)データに変換して保存することもできる。

### [0032]




### [0033]

また、上記画像データ $\mathrm{DP}_1$ は、メイン液晶パネル54及びサブ液晶パネル55をカメラファインダとして用いて表示されるために、RSPB76にも供給される。すなわち、RSPB76は、1画素当たり8ビット、1フレームで1280×960画素の画像データ $\mathrm{DP}_1$ を1画素当たり8ビット、1フレームで320×240画素の画像データ $\mathrm{DP}_3$ にリサイズ化処理を行った後、画像データ $\mathrm{DP}_3$ にリサイズ化処理を行った後、画像データ $\mathrm{DP}_3$ をFTB77に供給する。これにより、FTB77は、RGB形式の画像データである赤データR、緑データG、青データBからなる画像データ $\mathrm{DP}_3$ をYUV形式の画像データである輝度データY、色差データU、色差データVからなる画像データ $\mathrm{DP}_4$ に変換して16ビット幅のバス79を介してインタフェースLSI52に供給する。これにより、画像データ $\mathrm{DP}_4$ は、インタフェースLSI52を経てメイン液晶パネル54又はサブ液晶パネル55に供給されて表示される。この一連の処理がなされるパスをカメラファインダパスと呼ぶ。

### [0034]


一方、カメラファインダパスにおいて処理が行われていない空き時間では、エ



以上説明した圧縮符号化処理が終了すると、その旨がインタフェースLSI5 2に通知され、さらにCPU53に通知される。これにより、CPU53は、必要とするタイミングで外部RAM63に記憶された画像データDP2をインタフェース52を構成するレジスタ80を介して取り込むことができ、分散処理を実現することができる。また、CPU53は、カメラファインダ用の画像データDP4に関与することはないので、その負担が軽減される。

### [0035]

次に、モバイルカメラモードにおける動作について、図4を参照して説明する。この場合、外部RAM63は電源がオフされ、非動作状態となる。図4において外部RAM63が破線で表されているのは、非動作状態であること意味している。インタフェースLSI52から約12MHzの周波数(第2の周波数)を有するクロックが供給されるDSP62において、図4に示すように、カメラセンサ61からアナログの映像信号SPが供給されると、図2に示すADC72は、アナログの映像信号SPが供給されると、図2に示すADC72は、アナログの映像信号SPが供給されると、図2に示すADC72は、アナログの映像信号SPを1画素8ビットのデジタルの画像データDP0に変換する。上記画像データDP0は、調整回路73においてホワイトバランスや露光ゲイン調整などの画像処理が施された後、画像処理後の画像データが画像データDP1として、圧縮符号化処理に用いられるために内部RAM75にバッファリングされるとともに、RSPB76に供給される。これにより、RSPB76は、上記画像データDP1、すなわち、1画素当たり8ビット、1フレームで1280×960画素の画像データDP1を、1画素当たり8ビット、1フレームで



### [0036]

一方、カメラファインダパスにおいて処理が行われていない空き時間では、エンコーダ74は、約12MHzのクロックにより動作して、内部RAM75を圧縮符号化処理バッファとして用いて、内部RAM75の他の記憶エリアから読み出される画像データDP1を時分割でJPEG形式の画像データDP2に圧縮符号化処理した後、内部RAM75の空き記憶エリアに記憶する。通常、この処理は、カメラファインダパスにおける処理の3フレーム分に相当するように予め設定しておき、カメラファインダパスでの処理において3フレーム分の画像をメイン液晶パネル54又はサブ液晶パネル55に表示している間に1フレーム分の静止画像を処理することができるように設計する。なお、上記したタイミングで圧縮符号化処理が実行できない場合には、約12MHzのクロックの周波数をPLL回路により逓倍して用いれば良い。

以上説明した圧縮符号化処理が終了すると、その旨がインタフェースLSI52に通知され、さらにCPU53に通知される。これにより、CPU53は、必要とするタイミングで内部RAM75に記憶された画像データDP2をインタフェース52を構成するレジスタ80を介して取り込むことができ、分散処理を実現することができる。また、CPU53は、カメラファインダ用の画像データDP4に関与することはないので、その負担が軽減される。

### [0037]

ここで、図5に、以上説明したこの例のカメラ付き携帯端末のモバイルカメラ



モードとデジタルカメラモードにおける内部RAM75と外部RAM63の役割及びインタフェースLSI52のクロックについて示す。すなわち、モバイルカメラモードでは、処理すべき画像データの画素数が320×240画素と少なく、また供給されるクロックの周波数も低いため、外部RAM63を非動作状態として消費電力を低減した状態であっても、内部RAM75だけを用いて十分に画像処理を行うことができる。これに対し、モバイルカメラモードでは、処理すべき画像データの画素数が1280×960画素と多く、また供給されるクロックの周波数も高いため、外部RAM63をフレームバッファ及びデータバッファとして用いて画像処理を行うとともに、内部RAM75を圧縮符号化処理バッファとしてのみ用いて画像処理を行うことにより分散処理を実現している。


### [0038]

このように、この例の構成によれば、カメラモジュール51に外部RAM13を設け、デジタルカメラモード時に静止画像処理用の画像データDP2をバッファリングするとともに、カメラファインダパスにおいて処理が行われていない空き時間に静止画像の圧縮符号化処理を行ってカメラファインダ用の画像データDP4と静止画像処理用の画像データDP2とをそれぞれ別のシリアルバス78及びバス79を介してインタフェースLSI52に供給している。

これにより、膨大な画像データの圧縮符号化処理がリアルタイムであることを要求されることなく実行することができるとともに、CPU53の負荷が分散され、かつ、優先順位の高いカメラファインダパスにおける処理を確実に実行することができる。また、CPU53の負荷が分散されるので、圧縮符号化処理が完全にリアルタイム性を損なうことなく行うことができる。

### [0039]

この結果、低い周波数のクロックをカメラモジュール51に供給するとともに、インタフェースLSI52を構成するメモリ83の記憶容量が少ない場合であっても、短いデータ処理時間でカメラモジュール51からインタフェースLSI52に供給される高画素の画像データを処理することができる。したがって、携帯端末の消費電力を削減することができ、バッテリの寿命を延ばすことができる。また、インタフェースLSI2で用いるクロックの周波数が低いので、高周波




### [0040]

また、図7に、カメラモジュール及びインタフェースLSIを構成するゲートのゲート数に関する従来技術と実施例との比較結果を示す。図7から分かるように、カメラモジュールについては、この実施例において外部RAM63を設けるため、ゲート数が若干増加しているが、インタフェースLSIについては、この実施例のゲート数が従来技術のゲート数の約1/6となる。これは、この実施例においては、静止画像データの圧縮符号化処理をカメラモジュール51内部で行い、インタフェースLSI52においてはその分メモリ使用の競合が少なく、メモリ83の記憶容量を320キロバイトに抑えることができるからである。この結果、この実施例におけるカメラモジュール及びインタフェースLSIの合計のゲート数は従来技術のそれの約半分になっている。これにより、インタフェースLSI52の価格、ひいてはカメラ付き携帯端末の価格を減少させることができる。

#### [0041]

以上、この発明の実施例を図面を参照して詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。

例えば、上述の実施例においては、カメラセンサ61は、赤(R)、緑(G)、青(B)の光学フィルタ $17_R$ 、 $17_G$ 、 $17_B$ を用いることによりアナログの映像赤信号、映像緑信号、映像青信号からなるアナログの映像信号  $S_P$ を出力する例を示したが、これに限定されない。カメラセンサ61は、例えば、赤(R



また、上述の実施例においては、カメラセンサ61がCMOSセンサである例を示したが、これに限定されず、カメラセンサ61はCCD (Charge Coupled Device) センサであっても良い。

また、上述の実施例においては、メイン液晶パネル54及びサブ液晶パネル55の両方を設ける例を示したが、これに限定されず、いずれか一方のみを設けるようにしても良い。さらに、カメラ付き携帯端末の表示部は、液晶パネルに限らず、有機EL (electroluminescence) パネル、プラズマディスプレイパネル (PDP: Plasma Display Panel) でも良い。

### [0042]

また、上述の実施例においては、デジタルカメラモード時にインタフェースLSI52からカメラモジュール51に約48MHzの周波数を有するクロックを供給する例を示したが、これに限定されず、デジタルカメラモード時にインタフェースLSI52からカメラモジュール51に約12MHz又は約24MHzの周波数を有するクロックを供給するように構成しても良い。この場合、外部RAM63において予め指定した回数ごとにフレームの画像データDP1をバッファリングせず、指定されたフレームの画像データDP1を順次外部RAM63に記憶し、エンコーダ74が圧縮符号化処理を行うようにしても良い。

また、上述の実施例においては、デジタルカメラモード時に、外部RAM63 を 1 面記憶エリア63 a 及び2 面記憶エリア63 b からなるダブルバッファリング構成とする例を示したが、これに限定されず、外部RAM63を3面、4面、5 面の複数のフレームバッファ構成にしても良い。

### [0043]

また、上述の実施例においては、圧縮符号化処理は、1フレームごとに行う例を示したが、これに限定されない。例えば、静止画像を連続して撮影する連写が要求された場合には、CPU53があるフレームの圧縮符号化された画像データ



DP2を取り込んでいる間に、次のフレームの画像データDP1の外部RAM63へのバッファリングを開始することにより、完全にリアルタイム性を損なうことなく、圧縮符号化処理された静止画像データDP2をCPU53が取り込むことができ、静止画像の連写も実現することができる。

また、上述の実施例においては、JPEG形式の静止画像データを処理する例を示したが、これに限定されず、PNG (Portable Network Graphics)形式の静止画像データやGIF (Graphics Interchange Format) 形式の静止画像データを処理するように構成しても良い。

また、上述の実施例においては、DSP62に調整回路72を設ける例を示したが、これに限定されず、調整回路72を設けなくても良い。

また、上述の実施例においては、画像データ $\mathrm{DP}_2$ はカメラモジュール51からシリアルバス78を介してインタフェース $\mathrm{LSI}_52$ に供給される例を示したが、これに限定されず、画像データ $\mathrm{DP}_2$ はカメラモジュール51からパラレルのバスを介してインタフェース $\mathrm{LSI}_52$ に供給されるように構成しても良い。

### [0044]

また、上述の実施例においては、静止画像データを処理する例を示したが、これに限定されず、動画像データを処理するように構成しても良い。動画像データの形式としては、例えば、MPEG(Moving Picture Expert Group)4形式などがある。デジタルカメラモードにおいて、この動画像データを処理する場合、一旦外部RAM63に複数フレームごとに記憶された動画像データDP1が順次読み出され、圧縮符号化処理された動画像データDP2が順次外部RAM63の空きエリアに記憶される。圧縮符号化処理が終了すると、動画像データDP2のキーフレームごとにその旨がインタフェースLSI52、さらにはCPU53に通知される。これにより、CPU53は、必要とするタイミングで外部RAM63に記憶された動画像データDP2をインタフェース52を構成するレジスタ80を介して取り込むことができる。また、このような処理の代わりに、動画像データDP2をストリーム・データとしてインタフェースLSI52に供給する専用のバスを設けて、CPU53が要求した際に供給するストリーミング供給モードを備えるようにしても良い。この場合、インタフェースLSI52の内部に動



画像データ $\mathrm{DP}_2$ を取り込むための $\mathrm{FIFO}$ メモリを設けて、 $\mathrm{CPU}_5$ 3が別のタスク処理を実行しているなどのために、動画画像データ $\mathrm{DP}_2$ を取り込むことができない場合であっても、動画像データ $\mathrm{DP}_2$ を喪失することのないような構成にすることが必要である。

### [0045]

### 【発明の効果】

以上説明したように、この発明の構成によれば、カメラモジュールと、制御部 と、表示部と、カメラモジュールと制御部及び表示部との間に設けられたインタ フェース部とを備えている。カメラモジュールは、記録解像度が第1の画素数で あり、撮影された画像に対応した第1の形式の映像信号を出力するカメラセンサ と、映像信号に画像処理を施すデジタル・シグナル・プロセッサと、外部メモリ とを有している。デジタル・シグナル・プロセッサは、映像信号を第1の画像デ ータに変換するアナログ・デジタル変換器と、内部メモリと、第1の画像データ を第2の画像データに圧縮符号化処理するエンコーダと、第1の画像データを第 2の画素数を有する第3の画像データにリサイズ化するリサイズ処理部と、第3 の画像データを第2の形式の第4の画像データに変換するフォーマット変換部と を有し、第4の画像データを表示部にカメラファインダ用に表示するために第1 のバスを介してインタフェース部に供給している。そして、デジタルカメラモー ドでは、デジタル・シグナル・プロセッサにおいて、第1の画像データが外部メ モリに一旦バッファリングされた後、リサイズ処理部及びフォーマット変換部に おいて処理が行われていない空き時間に、エンコーダが内部メモリをバッファと して、外部メモリから読み出される第1の画像データを時分割で第2の画像デー 夕に圧縮符号化処理した後、外部メモリに記憶し、制御部は、必要に応じて外部 メモリに記憶された第2の画像データを第2のバス及びインタフェース部を介し て取り込んでいる。一方、モバイルカメラモードでは、外部メモリの電源がオフ され、デジタル・シグナル・プロセッサにおいて、第1の画像データが内部メモ リに一旦バッファリングされた後、空き時間に、エンコーダが内部メモリをバッ ファとして、内部メモリから読み出される第1の画像データを時分割で第2の画 像データに圧縮符号化処理した後、内部メモリに記憶し、制御部は、必要に応じ



て内部メモリに記憶された第2の画像データを第2のバス及びインタフェース部 を介して取り込んでいる。

これにより、低い周波数のクロック及び記憶容量の少ないメモリを用いても短いデータ処理時間でカメラから供給される高画素の画像データを処理することができる。これにより、消費電力を削減することができるとともに、バッテリの寿命を延ばすことができ、さらに、ノイズの発生も抑えることができる。また、インタフェースLSI及びカメラ付き携帯端末を安価に構成することができる。

#### 【図面の簡単な説明】

#### 【図1】

この発明の一実施例であるカメラ付き携帯端末の要部構成を示すブロック図である。

#### 【図2】

同端末を構成するDSP62の構成を示すブロック図である。

#### [図3]

同端末のデジタルカメラモードにおける動作を説明するための概念図である。

#### 【図4】

同端末のモバイルカメラモードにおける動作を説明するための概念図である。

#### 【図5】

同端末の各モードにおける各RAMの役割を説明するための図である。

#### 【図6】

各モードにおけるカメラモジュール及びインタフェースLSIの動作クロックに関する従来技術と実施例との比較を説明するための図である。

#### 【図7】


カメラモジュール及びインタフェースLSIを構成するゲートのゲート数に関する従来技術と実施例との比較を説明するための図である。

#### 【図8】

従来のカメラ付き携帯端末の要部構成例を示すブロック図である。

#### 【図9】

同端末を構成するカメラセンサ11の一部構成例を示す回路図である。




- 51 カメラモジュール
- 52 インタフェースLSI (インタフェース部)
- 53 CPU (制御部)
- 54 メイン液晶パネル (表示部)
- 55 サブ液晶パネル (表示部)
- 61 カメラセンサ
- 6 2 DSP
- 63 外部RAM (外部メモリ)
- 63<sub>a</sub> 1面記憶エリア
- 63<sub>b</sub> 2面記憶エリア
- 74 エンコーダ
- 75 内部RAM (内部メモリ)
- 76 RSPB (リサイズ処理部)
- 77 FTB(フォーマット変換部)
- 78 シリアルバス (第2のバス)
- 79 バス (第1のバス)



【書類名】


図面

【図1】






【図2】










# 【図4】





【図5】

24 ] H		カメブモジューア		1
	画素数	内部RAMの役割	外部RAMの役割	インタノエースLSI
サバイン カメブ ホード	320×240	圧縮符号化処理バッファ フレームバッファ データバッファ	非動作狀態	・48MHzのクロックで動作 ・カメラモジュール~12MHz のクロックを供給
ボジタン カメル ホード	$1280 \times 960$	圧縮符号化処理バッファ	フレームバッファ デ・ータバッファ	・48MHzのクロックで動作 ・カメラモジュール〜48MHz のクロックを供給



# 【図6】


モード	画素数	回路	従来技術	実施例
モバイル カメラ モード	320×240	カメラ モシ <sup>・</sup> ュール	約48MHzの クロック入力	約12MHzの クロック入力
		インタ フェース LSI	約200MHzの クロックで動作	約48MHzの クロックで動作
デジタル カメラ モード	1280×960	カメラ モシ <sup>*</sup> ュール	約48MHzの クロック入力	約48MHzの クロック入力
		インタ フェース LSI	約200MHzの クロックで動作	約48MHzの クロックで動作

# 【図7】

	ゲート数		
	従来技術	実施例	
カメラモシ゛ュール	約2,000	約2,200	
インタ フェース LSI	約3,000	約500	
合計	約5,000	約2,700	










【図9】





【書類名】

要約書

【要約】

【課題】 低周波クロック,小容量メモリを用いて短時間でカメラからの高画素の画像データを処理する。

【解決手段】 このカメラ付き携帯端末は、デジタルカメラモードでは、画像データ DP1 が外部 RAMに一旦バッファリングされた後、RSPB76, FTB77における処理の空き時間に、エンコーダ74 が外部 RAMからの画像データ DP1 を時分割で画像データ DP2 に圧縮符号化した後、外部 RAMに記憶し、CPUは、必要に応じて外部 RAMから画像データ DP2 を取り込む。モバイルカメラモードでは、外部 RAMの電源がオフされ、画像データ DP1 が内部 RAM M75 に一旦バッファリングされた後、RSPB76, FTB77における処理の空き時間に、エンコーダ74 が内部 RAM75からの画像データ DP1 を時分割で画像データ DP2 に圧縮符号化した後、内部 RAM75に記憶し、CPUは、必要に応じて内部 RAM75から画像データ DP2 を取り込む。

【選択図】 図2



# 特願2002-356044

# 出願人履歴情報

### 識別番号

[000197366]

1. 変更年月日 [変更理由] 住 所 氏 名 2001年11月 9日 名称変更 静岡県掛川市下俣800番地 エヌイーシーアクセステクニカ株式会社

2. 変更年月日 [変更理由] 住 所 氏 名

2003年 8月29日 名称変更 静岡県掛川市下俣800番地 NECアクセステクニカ株式会社